特許

J-GLOBAL ID：200903080864716325

半導体装置とその製造方法

発明者： 福所 孝
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平6-192131
公開番号（公開出願番号）：特開平8-037236
出願日： 1994年07月23日
公開日（公表日）： 1996年02月06日
要約：

【要約】【目的】 プラグ層の下地となる密着層により水素が吸蔵されて半導体基板の界面準位の消去が不充分になることを防止し、もって特性の向上、特性の安定性の向上を図り、密着層の剥がれの生じるおそれをなくし、更に、密着層のステップカバレッジが悪くなることを防止することにより密着層の下地との密着性が悪くなるのを防止して密着層の機能が低下するのを防止する。【構成】 メタル配線膜8と半導体基板1とのコンタクトを、タングステンシリサイド膜を密着層6として下地にもつプラグ膜7を介してとる。

請求項（抜粋）：

メタル配線膜を有する半導体装置において、上記メタル配線膜と、半導体基板又は他のメタル配線膜とのコンタクトを、タングステンシリサイド膜を密着層として下地にもつプラグ膜を介してとってなることを特徴とする半導体装置

IPC (3件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/28 301

FI (2件)：

H01L 21/90 D ,  H01L 21/90 B