特許

J-GLOBAL ID：200903080875563997

MISFETおよびその製造方法

発明者： 竹内 潔
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-144278
公開番号（公開出願番号）：特開平8-018047
出願日： 1994年06月27日
公開日（公表日）： 1996年01月19日
要約：

【要約】【構成】 ソース・ドレイン不純物の活性化熱処理をした後にチャネル不純物をゲート電極5を貫いてイオン注入する。チャネル不純物の増速拡散を防止し、異常なしきい値VTHの増大、VTHの不安定性、基板1の深部の濃度低下による短チャネル効果増大が防止される。予測困難な増速拡散がなくなるため、設計どおりの素子特性を容易に実現することができる。ゲート電極5を貫いてチャネル不純物を注入する場合、ゲート下の基板表面にピークを持つようにチャネル不純物を注入することにより、ゲート電極厚さの変動による素子のしきい値VTHのばらつきを抑えることができる。【効果】 増速拡散の防止、あるいはソース・ドレイン容量の低減を、VTHばらつきを増加させることなく実現できる。

請求項（抜粋）：

第1の導電型の不純物をドープした半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体基板内の前記ゲート電極の両側に形成された第2導電型のソース・ドレイン領域と、を備えたMISトランジスタにおいて、前記第1の導電型の不純物の分布が、深さ方向の濃度分布が概ね平坦かつ深さ方向の幅がほぼ一定の帯状の高濃度領域を有し、この高濃度領域の上端が前記ゲート電極直下(チャネル領域)において前記基板の表面に接し、かつ前記高濃度領域が前記ソース・ドレイン領域において前記基板の表面に接しないことを特徴とするMISトランジスタ。

FI (2件)：

H01L 29/78 301 X ,  H01L 29/78 301 H

引用特許：

審査官引用 (3件)

• 特開昭58-002067
  
• 特開昭63-037667
  
• 特開平2-142189