特許
J-GLOBAL ID：200903080887597560
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-085823
公開番号（公開出願番号）：特開平6-302694
出願日： 1993年04月13日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】LSIチップ内を長さの異なる複数の信号線が並行している時、配線長の長い信号線の寄生CRによる信号遅延を小さくすることによって、LSIの動作高速化を図る。【構成】LSIチップ内で配線長の異なる複数の信号線A0〜A5が互いに並行する場合に、各信号線どうしの線間隔をそれぞれ同一としかつ配線長の長いものA0から短いものA5に向って順次信号線幅を細くするか、または各信号線の線幅をそれぞれ同一としかつ信号線の長いものA0から短いものA5に向って信号線どうしの線間隔を順次狭めるか、または信号線の長いものA0から短いものA5に向って線幅を順次細くすると同時に信号線どうしの線間隔を順次狭めて配線する。こうすることにより、信号線間の信号遅延差が小さくなり、LSIの動作が高速化する。
請求項（抜粋）：
LSIチップ内に配線長の異なる複数の信号線が長さ順に互いに並行して形成された半導体装置において、前記各信号線どうしの線間隔をそれぞれ同一としかつ信号線の長いものから短いものに向って線幅を順次細くするか、または各信号線の線幅をそれぞれ同一としかつ信号線の長いものから短いものに向って信号線どうしの線間隔を順次狭めるか、または信号線の長いものから短いものに向って線幅を順次細くすると同時に信号線どうしの線間隔を順次狭めて配線したことを特徴とする半導体装置。
IPC (3件)：
H01L 21/82
, H01L 21/3205
, H01L 27/04
H01L 21/82 W
, H01L 21/88 Z
