特許
J-GLOBAL ID：200903080889168942

MOS型半導体装置の製造方法およびMOS型半導体装置

発明者：
芝原 健太郎

芝原 健太郎 について

, 
今井 清隆

今井 清隆 について


出願人/特許権者：
株式会社半導体理工学研究センター

株式会社半導体理工学研究センター について


代理人 (3件)： 河宮 治 ,  山田 卓二 ,  中野 晴夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-350934
公開番号（公開出願番号）：特開2006-165090
出願日： 2004年12月03日
公開日（公表日）： 2006年06月22日
要約：
【課題】 微細化された構造において仕事関数の異なるゲート電極を同一半導体基板上に形成したMOS型半導体装置を提供する。【解決手段】 MOS型半導体装置の製造方法が、半導体基板に、第1および第2半導体素子形成領域を規定する工程と、半導体基板上に、ゲート絶縁膜、モリブデン膜、および窒素含有膜を順次積層する工程と、窒素含有膜からモリブデン膜に窒素を導入する工程と、窒素含有膜を選択的に除去し、第1半導体素子形成領域上に窒素含有膜を残す工程と、半導体基板上に、多結晶シリコン膜を形成する工程と、エッチングにより第1ゲート電極、第2ゲート電極を形成する工程と、第1および第2ゲート電極の側壁にサイドウォールを形成する工程と、熱処理により第2ゲート電極に含まれるモリブデン膜中の窒素を減少させて、第1ゲート電極に含まれるモリブデン膜中の窒素量との間に差異を設ける工程とを含む。【選択図】図4
請求項（抜粋）：
半導体基板を準備する工程と、 該半導体基板に、第1半導体素子形成領域と第2半導体素子形成領域とを規定する工程と、 該半導体基板上に、ゲート絶縁膜、モリブデン膜、および該モリブデン膜に窒素を導入するための窒素含有膜とを順次積層する工程と、 該窒素含有膜から該モリブデン膜に窒素を導入する窒素導入工程と、 該第2半導体素子形成領域上の該窒素含有膜を選択的に除去し、該第1半導体素子形成領域上に該窒素含有膜を残す工程と、 該半導体基板上に、多結晶シリコン膜を形成する工程と、 エッチングにより、該多結晶シリコン膜、該窒素含有膜、および該モリブデン膜からなる第1ゲート電極を、該ゲート絶縁膜を介して該第1半導体素子形成領域上に形成するとともに、該多結晶シリコン膜、および該モリブデン膜からなる第2ゲート電極を、該ゲート絶縁膜を介して該第2半導体素子形成領域上に形成する工程と、 該第1ゲート電極および該第2ゲート電極の側壁に、サイドウォールを形成する工程と、 熱処理により該第2ゲート電極に含まれるモリブデン膜中の窒素を減少させて、該第1ゲート電極に含まれるモリブデン膜中の窒素量との間に差異を設ける工程とを含むことを特徴とするMOS型半導体装置の製造方法。
IPC (5件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 27/092 ,  H01L 29/423 ,  H01L 29/49
FI (3件)：
H01L27/08 102C ,  H01L27/08 321D ,  H01L29/58 G
Fターム (33件)：
4M104AA01 ,  4M104BB01 ,  4M104BB16 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104CC05 ,  4M104DD02 ,  4M104DD57 ,  4M104DD78 ,  4M104DD83 ,  4M104DD84 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB13 ,  5F048BB15 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA27
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM