特許
J-GLOBAL ID：200903080892127750

半導体装置

発明者：
水野 弘之

水野 弘之 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-318691
公開番号（公開出願番号）：特開2000-151369
出願日： 1998年11月10日
公開日（公表日）： 2000年05月30日
要約：
【要約】 (修正有)【課題】 マクロを含んだ従来装置では、母回路内のラッチへ供給されるクロックと、マクロ内ラッチへ供給されるクロックの間にスキューを生じ半導体装置のクロック周波数の高周波数化を阻む。【解決手段】 第1クロック120と第2クロック104を入力し、第1と第2クロックが同一位相・周波数になるよう第3クロック102を発生する第1クロック処理手段101と、第3クロック102と第4クロック114aを入力し、第3と第4クロックが同一位相・周波数になるよう第5クロック112aを発生する第2クロック処理手段111aと、複数ラッチからなる第1ラッチ群と第2ラッチ群を有する半導体装置において、第2クロックは第3クロックからバッファあるいは分周器103を通して生成し、第4クロックは第5クロックからバッファあるいは分周器113aを通して生成し、第1ラッチ群にバッファを通して第3クロックが供給し、第2ラッチ群にバッファを通して第5クロックを供給する。
請求項（抜粋）：
クロック信号を供給するクロック供給源と、上記クロック供給源からクロックが供給される複数の第1の被制御回路および上記クロック信号の位相調整回路と、上記クロック信号の位相調整回路を経たクロック信号が供給される第2の被制御回路とを有し、上記第1の被制御回路および上記クロック信号の位相調整回路に入力されるクロックの位相が同位相になるように構成されることを特徴とする電子回路。
IPC (4件)：
H03K 5/00 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H03K 5/00 V ,  H01L 21/82 W ,  H01L 27/04 D
Fターム (17件)：
5F038AZ03 ,  5F038BG02 ,  5F038BG05 ,  5F038BG06 ,  5F038BG07 ,  5F038CD06 ,  5F038CD09 ,  5F038DF01 ,  5F038DF05 ,  5F038DF07 ,  5F038DF11 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA02 ,  5F064DD04 ,  5F064EE47 ,  5F064EE54
引用特許：
審査官引用 (3件)
  • 特開平3-101412
  • 論理集積回路
    公報種別：公開公報   出願番号：特願平3-349023   出願人：株式会社日立製作所
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-336445   出願人：株式会社日立製作所

前のページに戻る

TOP

BOTTOM