特許

J-GLOBAL ID：200903080892531942

半導体デバイスを形成する方法

発明者： グレン、ディ、ウィルク
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-318314
公開番号（公開出願番号）：特開2000-188400
出願日： 1999年11月09日
公開日（公表日）： 2000年07月04日
要約：

【要約】 (修正有)【課題】 標準プロセス、かつ、より高い比誘電率の材料を使用する。【解決手段】 この発明の実施例は、半導体基板202の上にある半導体デバイスを形成する方法である。この方法は基板202の上に亜酸化物材料の層206を形成し、この亜酸化物材料はHfSiOx、ZrSiOx、LaSiOx、YSiOx、ScSiOx及びCeSiOxから成る群から選ばれた材料を含み、亜酸化物材料の層の上に構造210を形成する工程を含む。別の実施例では、半導体デバイスはトランジスタであり、この場合、亜酸化物材料の層の上に形成される構造はゲート電極(好ましくは多結晶シリコン、タングステン、チタン、窒化タングステン、窒化チタン、白金、アルミニウム又はその任意の組合せを含む)である。

請求項（抜粋）：

半導体基板の上にある半導体デバイスを形成する方法において、前記基板の上に亜酸化物材料の層を形成し、前記亜酸化物材料がHfSiOx、ZrSiOx、LaSiOx、YSiOx、ScSiOx及びCeSiOxから成る群から選ばれた材料を含み、前記亜酸化物材料の層の上に構造を形成する工程を含む方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/283 ,  H01L 21/316

FI (3件)：

H01L 29/78 301 G ,  H01L 21/283 C ,  H01L 21/316 Y