A/D変換回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-159986
公開番号（公開出願番号）：特開2002-353811
出願日： 2001年05月29日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】変換精度不良を救済することが可能な逐次比較形A/D変換回路を提供する。【解決手段】A/D変換回路は、記憶手段19が第1の記憶状態に設定されているときには(011)を初期値としてSARに設定して逐次変換を行い、記憶手段19が第2の記憶状態に設定されているときには(100)を初期値としてSARに設定して逐次変換を行う。最初に記憶手段19を第1の記憶状態としてA/D変換精度をテストし、不良であった場合には記憶手段19を第2の記憶状態として再テストする。変換精度不良がスイッチS0〜S7の導通不良に起因するものであれば、期待できる本来の精度に比較して部分的に1LSB程度悪化した変換精度に改善でき、救済できるので歩留まりが向上する。

請求項（抜粋）：

抵抗ストリングを用いた逐次比較形のA/D変換回路において、第1の記憶状態と第2の記憶状態とを有する記憶手段と、前記記憶手段が第1の記憶状態であるときにはA/D変換開始時の逐次比較情報の最上位ビットが0で他ビットを1とし第2の記憶状態であるときにはA/D変換開始時の逐次比較情報の最上位ビットが1で他ビットを0とする手段と、前記逐次比較情報に対応する前記抵抗ストリングの基準比較電圧タップに接続するスイッチを導通させるデコーダとを備えることを特徴とするA/D変換回路。

IPC (2件)：

H03M 1/10 , H03M 1/38

FI (2件)：

H03M 1/10 C , H03M 1/38

Fターム (9件)：

5J022AA02 , 5J022AC04 , 5J022CA10 , 5J022CB02 , 5J022CB06 , 5J022CD03 , 5J022CE08 , 5J022CF01 , 5J022CF07

前のページに戻る