特許

J-GLOBAL ID：200903080929229125

半導体メモリ装置とその製造方法

発明者： エルウィン・ハマール ,  ジャック・エー・マンデルマン ,  ハーバート・エル・ホ ,  塩澤 順一 ,  ラインハルト・ヨハネス・ステングル
出願人/特許権者： シーメンス・アクチェンゲゼルシャフト ,  インターナショナル・ビジネス・マシーンズ・コーポレイション ,  株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-076252
公開番号（公開出願番号）：特開平9-092799
出願日： 1996年03月29日
公開日（公表日）： 1997年04月04日
要約：

【要約】 (修正有)【課題】埋設ストラップ形成後の熱処理で結晶欠陥が発生させない。【解決手段】半導体基板のトレンチを不純物がドープされた導電材料で充填し第1の導電領域105 を形成し、それをエッチバックしてトレンチの側壁に絶縁層106 を形成し、トレンチ内に第2の導電領域107 を形成する。絶縁層106 及び第2の導電領域107 をエッチバックし、そこにノンドープド・アモルファスシリコン層108 を形成し、それをエッチバックした後再結晶化する。再結晶化されたシリコン層108 を通して半導体基板へ不純物を外方拡散し、この不純物と再結晶化されたシリコン層によりトレンチの第1、第2の導電領域をソース/ドレイン領域に接続する埋設ストラップを構成する。

請求項（抜粋）：

結合されたキャパシタ及びトランジスタを備えた半導体装置の製造方法において、半導体基板にトレンチを形成し、前記トレンチを不純物でドープされた第1の導電材料で充填することによって、不純物でドープされた第1の導電領域を形成し、前記不純物でドープされた第1の導電領域を前記トレンチ内で第1のレベルまでエッチバックし、前記不純物でドープされた第1の導電領域をエッチバックすることによって開かれた前記トレンチの部分の側壁上に絶縁層を形成し、前記トレンチの残部を第2の導電材料で充填することによって第2の導電領域を形成し、前記絶縁層及び前記第2の導電領域を前記トレンチ内で第2のレベルまでエッチバックし、前記絶縁層及び前記第2の導電領域をエッチバックすることによって開かれた前記トレンチの一部分にドープされていないアモルファスシリコン層を形成し、前記ドープされていないアモルファスシリコン層を前記トレンチ内で第3のレベルまでエッチバックし、前記アモルファスシリコン層を再結晶化し、前記不純物でドープされた第1の導電領域から前記再結晶化されたシリコン層を通して前記半導体基板へ不純物を外方拡散し、前記トレンチと前記半導体基板の表面との交差部分に隣接して前記トランジスタのソース/ドレイン領域を形成し、前記外方拡散された不純物及び前記再結晶化されたシリコン層は、前記トレンチにおける前記第1及び第2の導電領域を前記ソース/ドレイン領域に電気的に接続するための埋設ストラップを構成するステップを具備している半導体メモリ装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 625 A ,  H01L 27/04 C