特許
J-GLOBAL ID：200903080931165762
絶縁ゲートバイポーラトランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-057946
公開番号（公開出願番号）：特開平10-290011
出願日： 1998年03月10日
公開日（公表日）： 1998年10月27日
要約：
【要約】 (修正有)【課題】 スイッチング状態でも装置の電気的特性を劣化させることなくラッチアップが生じないような絶縁ゲートバイポーラトランジスタ(IGBT)を提供する。【解決手段】 本IGBTは第1電極Cを形成する第1導電型(P型)半導体基板1と、その基板上に形成された第2導電型(N型)のバッファ層2及び半導体層3と、この半導体層内に形成された複数のP型本体領域4と、各本体領域内に形成されたN型の第1ドープ領域(エミッタ領域)7と、本体領域4間の半導体層3部分の上に形成されたゲート酸化物層8と導電性ゲート層9とからなる絶縁ゲート層と、該絶縁ゲート層上に絶縁配置されて各本体領域と本体領域内に形成された各N型第1ドープ領域7に接触し、第2電極Eを形成する導電層11とを具備する。本体領域4間の半導体層3部分内に形成されたP型第2ドープ領域12では前記絶縁ゲート層に開孔して導電層11を第2ドープ領域に接触させる。
請求項（抜粋）：
第1電極(C)を形成する第1導電型の半導体基板(1)と、この半導体基板(1)上に重畳された第2導電型の半導体層(3)と、この半導体層(3)内に形成された第1導電型の複数の本体領域(4)と、各本体領域(4)内に形成された第2導電型の第1ドープ領域(7)と、本体領域(4)間の半導体層(3)の部分上に重畳され、制御電極を形成する絶縁ゲート層(8,9)と、絶縁ゲート層(8,9)上に絶縁されて配置され、各本体領域(4)及びこの本体領域内に形成された各第1ドープ領域(7)と接触し、第2電極(E)を形成する導電層(11)とを具える絶縁ゲートバイポーラトランジスタにおいて、本体領域(4)間の半導体層(3)の前記部分内に第1導電型の第2ドープ領域(12)が形成され、これら第2ドープ領域(12)において絶縁ゲート層(8,9)に孔があけられて導電層(11)をこれら第2ドープ領域(12)に接触させていることを特徴とする絶縁ゲートバイポーラトランジスタ。
FI (2件)：
H01L 29/78 655 A
, H01L 29/78 652 J
