特許

J-GLOBAL ID：200903080935677466

半導体記憶装置の製造方法

発明者： 田中 伸幸
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-035545
公開番号（公開出願番号）：特開平6-252358
出願日： 1993年02月24日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】 メモリーセルの容量の耐圧不良を改善した半導体記憶装置の製造方法を提供する。【構成】 ポリシリコン膜をテーパーエッチングし、側壁を傾斜させたストレージ電極(8)を形成することにより、ストレージ電極(8)の端の上下の角(8A,8B)の部分上に形成される容量絶縁膜(9)の折れが小さくなるので、この部分上の容量絶縁膜(9)に加わるストレスが小さくなり、また酸化がされやすくなるので、メモリーセルの容量の耐圧を向上できる。

請求項（抜粋）：

半導体基板にメモリーセルのMOSトランジスタを形成する工程と、前記MOSトランジスタを被覆するように層間絶縁膜を形成する工程と、前記MOSトランジスタのソース領域とコンタクトし、前記層間絶縁上の全面を被覆するようにポリシリコン膜を形成する工程と、前記ポリシリコン膜をテーパーエッチングし、側壁を傾斜させたストレージ電極を形成する工程と、前記ストレージ電極を被覆するように容量絶縁膜を形成する工程と、前記容量絶縁膜を酸化する工程と、前記容量絶縁膜を被覆するようにセルプレート電極を形成する工程とを具備することを特徴とした半導体記憶装置の製造方法。

IPC (5件)：

H01L 27/108 ,  H01L 21/205 ,  H01L 21/266 ,  H01L 21/28 ,  H01L 27/04

FI (2件)：

H01L 27/10 325 C ,  H01L 21/265 M