特許

J-GLOBAL ID：200903080988768765

電界効果型半導体装置の製造方法

発明者： 針渕 英男 ,  番匠 修巳
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236216
公開番号（公開出願番号）：特開平9-064195
出願日： 1995年08月22日
公開日（公表日）： 1997年03月07日
要約：

【要約】【目的】 ゲート電極のレイアウトによらず集積回路内で特性の均一な素子や特性の異なる素子を有する電界効果型半導体装置を製造する。【構成】 素子分離用のSiO2 膜23上にのみ延在してゲート電極としては機能しないダミーゲート電極としての凸部24をもゲート電極14と共に多結晶Si膜13で形成する。このため、ゲート電極14のレイアウト密度によらず、ゲート電極14の側壁スペーサ17の幅を等しくしたり異ならせたりして、チャネル長方向における幅が互いに等しかったり異なっていたりするLDD層やポケット層等を形成することができる。

請求項（抜粋）：

ゲート電極のレイアウト密度が相対的に低い第1の領域と相対的に高い第2の領域とを含んでおり且つ前記ゲート電極に側壁スペーサが設けられている電界効果型半導体装置の製造方法において、前記ゲート電極を含めたレイアウト密度が前記第1及び第2の領域で互いに等しくなる様に前記第1の領域に凸部を形成する工程と、前記ゲート電極及び前記凸部に前記側壁スペーサを形成する工程とを具備することを特徴とする電界効果型半導体装置の製造方法。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 27/08 102 C ,  H01L 21/28 B ,  H01L 29/78 301 P