特許

J-GLOBAL ID：200903080992949561

プリント基板

発明者： 鶴田 のぞみ
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-345234
公開番号（公開出願番号）：特開平11-177225
出願日： 1997年12月15日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 プリント基板にBGAをはんだ付けする際の隣接するバンプ間でのはんだブリッジの発生を防止することである。【解決手段】 BGA本体とバンプを介してはんだ付で接続されるプリント基板において、該基板上に、前記バンプと対応してアレイ状に配置された複数の導電性のパッドと、各前記パッドの形成領域およびその周囲に設けられたソルダレジストクリアランスと、前記ソルダレジストクリアランスを除く該基板表面に形成されたソルダレジスト層とを有し、前記ソルダレジストクリアランスの平面パターンに例えば1または複数の突出領域を設け、はんだ付の際の溶融はんだの流れがこの突出領域により規定されるようにする。また、パッド自体にも突出領域を設け、より確実に溶融はんだの流出方向を規定する。

請求項（抜粋）：

BGA本体とバンプを介してはんだ付で接続されるプリント基板において、該基板上に、前記バンプと対応してアレイ状に配置された複数の導電性のパッドと、各前記パッドの形成領域およびその周囲に設けられたソルダレジストクリアランスと、前記ソルダレジストクリアランスを除く該基板表面に形成されたソルダレジスト層とを有し、前記ソルダレジストクリアランスが、はんだ付の際の溶融はんだの流れを1または複数の特定方向に規定する平面パターンを有することを特徴とするプリント基板。

IPC (3件)：

H05K 3/34 502 ,  H01L 23/12 ,  H05K 1/18

FI (3件)：

H05K 3/34 502 E ,  H05K 1/18 J ,  H01L 23/12 L