特許
J-GLOBAL ID:200903080996094315
クロック選択回路
発明者:
出願人/特許権者:
代理人 (1件):
中島 淳 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-178601
公開番号(公開出願番号):特開2000-013196
出願日: 1998年06月25日
公開日(公表日): 2000年01月14日
要約:
【要約】【課題】 選択されたクロックを使用する回路の最大動作周波数が制限されないクロック選択回路を得る。【解決手段】 基準クロック11をセレクタ15のA入力端に入力すると共に、分周回路13により基準クロック11を分周して分周クロック12を生成して第1のセレクタ15のB入力端に入力する。第2のセレクタ17は、分周クロック12がローレベルである場合に出力クロック14の選択を指示する信号であるSEL信号をDフリップフロップ16に出力し、Dフリップフロップ16は基準クロック11の立ち下がりエッジでSEL信号を第1のセレクタ15のS入力端に出力する。従って分周クロック12がローレベルのときの基準クロック11の立ち下がりエッジで第1のセレクタ15の出力クロック14が切り替えられる。
請求項(抜粋):
基準クロックを分周して前記基準クロックの立ち上がりエッジに同期した1つ以上の分周クロックを生成する分周回路と、前記基準クロック及び前記1つ以上の分周クロックから1つのクロックを選択するセレクタと、前記セレクタによる選択対象となる分周クロックの全てがローレベルであるときの前記基準クロックの立ち下がりエッジで前記セレクタのクロック選択の切り替えを行うように制御する制御回路と、を備えたクロック選択回路。
IPC (3件):
H03K 5/00
, G06F 1/06
, H03K 17/00
FI (3件):
H03K 5/00 X
, H03K 17/00 F
, G06F 1/04 310 A
Fターム (18件):
5B079BA01
, 5B079BC01
, 5B079BC06
, 5B079DD03
, 5B079DD04
, 5B079DD17
, 5J055AX02
, 5J055AX11
, 5J055AX22
, 5J055BX03
, 5J055CX24
, 5J055DX01
, 5J055EZ00
, 5J055EZ13
, 5J055EZ31
, 5J055EZ50
, 5J055GX01
, 5J055GX04
前のページに戻る