特許
J-GLOBAL ID:200903081005759817

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 植本 雅治
公報種別:公開公報
出願番号(国際出願番号):特願平11-038622
公開番号(公開出願番号):特開2000-243917
出願日: 1999年02月17日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】 製造コストを増加させることなく、エンハンスメント型トランジスタの閾値電圧Vthとデプレッション型トランジスタの閾値電圧Vthを再現性良く同一基板上に作製することの可能な半導体装置およびその製造方法を提供する。【解決手段】 エンハンスメント型トランジスタの電子供給層4の厚さdaがデプレッション型トランジスタの電子供給層4の厚さdbよりも薄くなっており、この場合、エンハンスメント型トランジスタの電子供給層4の厚さdaがデプレッション型トランジスタの電子供給層4の厚さdbの75%から90%の厚さである。
請求項(抜粋):
半導体基板上には、チャネル層,電子供給層,コンタクト層が順次に積層され、エンハンスメント型トランジスタとデプレッション型トランジスタの2種類のトランジスタが同一基板上に形成されている半導体装置であって、エンハンスメント型トランジスタの電子供給層の厚さがデプレッション型トランジスタの電子供給層の厚さよりも薄くなっており、エンハンスメント型トランジスタの電子供給層の厚さがデプレッション型トランジスタの電子供給層の厚さの75%乃至90%の厚さであることを特徴とする半導体装置。
IPC (6件):
H01L 27/095 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (3件):
H01L 29/80 E ,  H01L 27/06 F ,  H01L 29/80 H
Fターム (14件):
5F102GA02 ,  5F102GK05 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GR04 ,  5F102GR10 ,  5F102GS02 ,  5F102GS04 ,  5F102GT03 ,  5F102HC01 ,  5F102HC15 ,  5F102HC19 ,  5F102HC29

前のページに戻る