特許

J-GLOBAL ID：200903081005793713

半導体デバイス及びその製造方法

発明者： ソック・ワン・ゾ
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平10-271107
公開番号（公開出願番号）：特開平11-238889
出願日： 1998年09月25日
公開日（公表日）： 1999年08月31日
要約：

【要約】【課題】 オン電流を増加させ、ソース/ドレイン抵抗を減少させることができる薄膜トランジスタ及びその製造方法を提供すること。【解決手段】 薄膜トランジスタのチャネル領域となる半導体層(51)の両面に薄膜トランジスタのゲート電極(61)とバルクトランジスタのゲート電極(45)を配置した。薄膜トランジスタのソース/ドレイン電極(57,57a)はその半導体層と直接接触し、かつ双方のゲート電極の両側に絶縁層を介して側壁状に形成される。

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成された第1ゲート電極と、半導体基板の第1ゲート電極の両側に形成させた第1ソース/ドレイン電極と、第1ゲート電極上に形成された半導体層と、前記半導体層上に形成された第2ゲート電極と、前記半導体層に連結され、前記第1及び第2ゲート電極の側面に側壁状に形成されたソース/ドレイン領域とを備えることを特徴とする半導体デバイス。

FI (4件)：

H01L 29/78 617 L ,  H01L 29/78 616 S ,  H01L 29/78 617 N ,  H01L 29/78 618 C

引用特許：

審査官引用 (4件)

• 特開平4-287377
  
• 特開平4-323875
  
• 特開平2-137373
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-030269   出願人：富士通株式会社