特許
J-GLOBAL ID:200903081026132822
電子制御装置
発明者:
出願人/特許権者:
代理人 (1件):
永井 冬紀
公報種別:公開公報
出願番号(国際出願番号):特願2001-333889
公開番号(公開出願番号):特開2003-140914
出願日: 2001年10月31日
公開日(公表日): 2003年05月16日
要約:
【要約】【課題】書き換えインターフェイス1つでメインCPUおよびサブCPUの定数データを書き換えるようにした電子制御装置を得る。【解決手段】メインCPU103のRAM120内に、書き換えホストコンピュータ500から書き換えインターフェイス102を介してメインCPU103用書込み制御プログラムを格納し、この書込み制御プログラムをメインCPU103に実行させる。書き換えホストコンピュータ500から書き換えインターフェイス102を介してメインCPU103の不揮発性メモリ104に格納されているサブCPU109の定数データが、通信線108を介してサブCPU109へ転送されてRAM110内に書き込まれる。これにより、書き換えインターフェイス102が1つあればメインCPU103およびサブCPU109の両方の定数データを書き換えられる。
請求項(抜粋):
少なくとも第1の実行プログラムを記憶する第1の不揮発性記憶回路と第1の揮発性記憶回路とを有し、前記第1の実行プログラムを実行する第1の演算回路と、少なくとも第2の実行プログラムを記憶する第2の不揮発性記憶回路と第2の揮発性記憶回路とを有し、前記第2の実行プログラムを実行する第2の演算回路と、前記第1の演算回路と前記第2の演算回路との間で通信を行う通信経路と、前記第1の演算回路と外部機器との間で通信を行うインターフェイス回路と、前記インターフェイス回路を介して前記第2の演算回路で使用するデータおよび/または実行プログラムを、前記第1の演算回路を経由して前記第2の演算回路へ転送して格納する制御回路とを備える電子制御装置。
IPC (2件):
G06F 11/00
, G06F 15/177 670
FI (2件):
G06F 15/177 670 B
, G06F 9/06 630 A
Fターム (8件):
5B045BB28
, 5B045BB48
, 5B045DD10
, 5B045GG01
, 5B045HH02
, 5B045HH04
, 5B076AC01
, 5B076EB01
前のページに戻る