特許

J-GLOBAL ID：200903081042443161

D/A変換回路

発明者： 西村 一政
出願人/特許権者： 株式会社ケンウッド
代理人 (1件)： 坪内 康治
公報種別：公開公報
出願番号（国際出願番号）：特願平9-202413
公開番号（公開出願番号）：特開平11-031971
出願日： 1997年07月12日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 精度良くD/A変換可能とする。【解決手段】 サンプリング周波数fS のディジタルデータD1 は4倍オーバーサンプリング後、ΔΣ変調ノイズ・シェーピング回路2でノイズシェーパーがなされ、サンプリング周波数が32fS で5値のディジタルデータYとして出力される。a,b2系統の出力を有するPWM変調回路3AはYを入力し、Yと各系統の出力パルス幅を2系統分加算した値とが比例するようにPWM変調する。切り換え回路10は、PWM変調回路3AがYを入力する度に、PWM変調回路3Aのa出力をバッファアンプ41 ,b出力をバッファアンプ42 に入力させたり、逆に、b出力をバッファアンプ41 ,a出力をバッファアンプ42 に入力させたり切り換える。バッファアンプ41 ,42 の出力は加算回路6Aで加算されたあと、カットオフ周波数fC がfS /2以下のアナログローパスフィルタ7に通される。

請求項（抜粋）：

m個の出力系統を有し、n個の値を取るサンプリング周波数FS の多値ディジタルデータを入力して、該多値ディジタルデータの値と各系統の出力パルス幅をm系統分加算した値とが比例するようにPWM変調して出力するPWM変調回路と、PWM変調回路のm系統の出力を個別に入力するm個のバッファアンプと、m個のバッファアンプの出力を加算する加算回路と、加算回路の出力の低域成分を取り出すカットオフ周波数fC がFS /2より小さいアナログローパスフィルタと、を含むD/A変換回路において、PWM変調回路のm系統の出力とm個のバッファアンプとの1対1の接続の組み合わせを、アナログローパスフィルタのカットオフ周波数fC より高い固定または可変の切り換え速度で切り換える切り換え回路を設けたこと、を特徴とするD/A変換回路。

IPC (3件)：

H03M 3/02 ,  H03M 1/08 ,  H03M 1/82

FI (3件)：

H03M 3/02 ,  H03M 1/08 B ,  H03M 1/82