特許
J-GLOBAL ID:200903081049423948
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平11-020458
公開番号(公開出願番号):特開平11-288590
出願日: 1999年01月28日
公開日(公表日): 1999年10月19日
要約:
【要約】【課題】本発明は、データストローブ信号に許容可能なタイミングマージンを設けた、データストローブ信号に同期してデータ取り込みを行う半導体装置を提供することを目的とする。【解決手段】クロックに同期してアドレスが入力されストローブ信号に同期してデータが入力される半導体装置は、前記アドレスを取り込む複数のアドレスラッチ回路と、クロックに対応して複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路がクロックに対応してアドレスを取り込むように制御する第1の制御回路と、ストローブに対応して複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路がストローブ信号に同期してアドレスを出力するように制御する第2の制御回路を含むことを特徴とする。
請求項(抜粋):
クロックに同期してアドレスが入力されストローブ信号に同期してデータが入力される半導体装置であって、前記アドレスを取り込む複数のアドレスラッチ回路と、該クロックに対応して該複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路が該クロックに対応して該アドレスを取り込むように制御する第1の制御回路と、該ストローブに対応して該複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路が該ストローブ信号に同期して該アドレスを出力するように制御する第2の制御回路を含むことを特徴とする半導体装置。
IPC (4件):
G11C 11/407
, G11C 11/409
, G11C 11/408
, G06F 1/10
FI (4件):
G11C 11/34 362 S
, G11C 11/34 354 P
, G11C 11/34 354 B
, G06F 1/04 330 A
引用特許:
審査官引用 (1件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平9-167451
出願人:富士通株式会社
前のページに戻る