特許

J-GLOBAL ID：200903081057586520

半導体集積回路装置およびその製造方法

発明者： 野中 裕介 ,  三谷 真一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-284858
公開番号（公開出願番号）：特開平9-129743
出願日： 1995年11月01日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】 高速動作が可能な論理回路部とソフトエラー耐性に優れた論理回路部とを同一チップ内に有する半導体集積回路装置を提供する。【解決手段】 半導体基板1の主面に、深さ方向の不純物濃度のプロファイルが一様な低濃度p型ウェル2および低濃度n型ウェル3を形成し、深さ方向の不純物濃度のプロファイルに極大を有する高濃度p型ウェル4および高濃度n型ウェル5ならびにp型素子分離用半導体領域7およびn型素子分離用半導体領域8を、フィールド絶縁膜6の直下においてその不純物濃度が極大(ピーク)となるように、同時に形成する。このとき、低濃度ウェル領域を論理回路部とし、高濃度ウェル領域を記憶回路部として利用する。

請求項（抜粋）：

半導体基板の主面に1以上の不純物領域を有し、前記半導体基板または第1の不純物領域の主面上および第2の不純物領域の主面上に、MISFETが形成された半導体集積回路装置であって、前記半導体基板または前記第1の不純物領域に導入された不純物の深さ方向の濃度分布は一様であり、前記第2の不純物領域に導入された不純物の深さ方向の濃度分布は極大を有することを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 491 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/08 102 B ,  H01L 27/10 491 ,  H01L 27/10 691