特許
J-GLOBAL ID：200903081077960738
電界効果トランジスタ用バイアス回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-075782
公開番号（公開出願番号）：特開平9-270641
出願日： 1996年03月29日
公開日（公表日）： 1997年10月14日
要約：
【要約】【課題】 NPNバイポーラトランジスタのVBEの温度特性によって、周囲温度が高くなる程電界効果トランジスタのドレイン電流が増加して、高温時の発熱量が増加する。そこで、電流帰還用抵抗の抵抗値を大きくすると、発熱量の増加、電圧ドロップに起因する効率の低下や出力電力の低下等が起こる。【解決手段】 NPNバイポーラトランジスタ1のエミッタ端子と正電源+Vとの間に電流帰還用の抵抗器3が直列に接続され、コレクタ端子と負電源-Vとの間に抵抗器6が直列に接続され、ベース端子とGNDとの間にブリーダ抵抗器4が直列に接続され、+Vとベース端子との間にブリーダ抵抗器5が接続され、エミッタ端子が電界効果トランジスタ2のドレイン端子に接続され、コレクタ端子がゲート端子に接続されている電界効果トランジスタの直流バイアス回路であって、所定の温度係数を備える素子9がブリーダ抵抗器5に直列に接続されている。
請求項（抜粋）：
NPNバイポーラトランジスタのエミッタ端子と電流帰還用の第1の抵抗器の第1の端子とが接続され、該NPNバイポーラトランジスタのコレクタ端子と第2の抵抗器の第1の端子とが接続され、該NPNバイポーラトランジスタのベース端子と第3の抵抗器の第1の端子とが接続され、該第1の抵抗器の第2の端子と正電源とが接続され、該第2の抵抗器の第2の端子と負電源とが接続され、該第3の抵抗器の第2の端子が接地され、該正電源と第4の抵抗器の第1の端子とが接続され、該第4の抵抗器の第2の端子と該ベース端子とが接続され、該エミッタ端子がソース接地形の電界効果トランジスタのドレイン端子に接続され、該コレクタ端子が該電界効果トランジスタのゲート端子に接続されていて、該第3の抵抗器および該第4の抵抗器がブリーダ抵抗である、該電界効果トランジスタの直流バイアス回路において、該第4の抵抗器に直列に、所定の温度係数を備える素子が接続されていることを特徴とする、電界効果トランジスタ用バイアス回路。
IPC (2件)：
FI (2件)：
H03F 1/30 A
, H03F 1/52 B
