強誘電体メモリ装置の書き込み方法および読み出し方法ならびに強誘電体メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：宮井暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-022126
公開番号（公開出願番号）：特開2002-230967
出願日： 2001年01月30日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】メモリセルの数を増加させることなくメモリ容量を増やし、チップ面積を減少させ、コストを下げる。【解決手段】書き込み時に、電圧の印加を停止した時に異なる最適化した分極が現れるような異なる反転電位を発生および制御する書き込み電圧制御回路106を書き込み制御回路107に設けるか、もしくは反転電位の電圧印加をやめた時に異なる最適化した分極が現れるような電圧印加に必要な時間を制御するための書き込み時間制御回路を書き込み制御回路に設ける。これによって、1つのメモリセルに多値を記憶させることができるので、メモリセルの数を変えなくてもメモリ容量を増やすことができる。

請求項（抜粋）：

強誘電体キャパシタとトランジスタとにより構成された強誘電体メモリセルにm値データ(m≧3の整数)を書き込む強誘電体メモリ装置の書き込み方法であって、書き込みを行う前にそれぞれ前記強誘電体キャパシタに負方向に分極が十分起こる大きな負電圧を印加した後、前記m値データの値に応じて正方向に分極が起こる正電圧を印加する第1から第mまでのいずれかの書き込みを選択的に行うことを特徴とする強誘電体メモリ装置の書き込み方法。ただし、第1の書き込みは、前記強誘電体キャパシタに正方向に十分大きな第1の分極が起こる大きな第1の正電圧を印加する書き込みであり、第i(2≦i≦mの整数)の書き込みは、前記強誘電体キャパシタに正方向に前記第(i-1)の分極より小さな第iの分極が起こる前記第(i-1)の電圧より小さな第iの正電圧を印加する書き込みである。

IPC (2件)：

G11C 11/22 501 , G11C 11/22

FI (2件)：

G11C 11/22 501 F , G11C 11/22 501 L

前のページに戻る