記憶装置

発明者：
出願人/特許権者：
代理人 (1件)： ▲柳▼川信
公報種別：公開公報
出願番号（国際出願番号）：特願平7-054837
公開番号（公開出願番号）：特開平8-249241
出願日： 1995年03月15日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】障害発生時に処理の低下を防止するとともに、システムの電源を停止することなく不良メモリ素子を交換可能とし、保守性及び信頼性を向上させる。【構成】制御部2はCPUからのアドレス201とデータ51とをメモリ部3に伝達し、電源部4にメモリ部3のメモリ素子3-1〜3-(n+2)各々個別に電源の投入及び切断を指示する。制御部2はメモリ部3からのデータに対して1ビットエラー検出訂正・2ビットエラー検出を行い、メモリ部3における不良部の検出処理とその不良部の代替処理とを行う。電源部4は制御部2からの指示に応じて、電源供給線100-1〜100-(n+2)を通してメモリ素子3-1〜3-(n+2)各々への電源の投入及び切断を個別に制御する。不良表示部5は各メモリ素子3-1〜3-(n+2)に対応する表示素子5-1〜5-(n+2)を制御部2からの指示に応じて点灯及び消灯する。

請求項（抜粋）：

1ビットエラーを検出して訂正するとともに2ビット以上エラーを検出する検出機能と、前記検出機能で検出されたエラーの発生アドレスを通知する通知機能とを含みかつ複数のメモリ素子からなる記憶装置であって、前記複数のメモリ素子各々に電源を供給する手段と、前記複数のメモリ素子のうち前記検出機能でエラーが検出されたメモリ素子を特定して表示する表示手段と、前記検出機能でエラーが検出されたメモリ素子を前記複数のメモリ素子のうち予め代替用に設定された代替メモリ素子に切替える切替手段と、前記代替メモリ素子に電源を供給しかつ前記検出機能でエラーが検出されたメモリ素子への電源供給を停止する手段とを有することを特徴とする記憶装置。

IPC (2件)：

G06F 12/16 310 , G06F 12/16

FI (2件)：

G06F 12/16 310 P , G06F 12/16 310 B

引用特許：

審査官引用 (3件)

特開平4-040542
特開昭60-258800
特開平4-252344

前のページに戻る