特許

J-GLOBAL ID：200903081109564988

割込み処理回路

発明者： 恒松 寿宣 ,  志和地 真一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-120011
公開番号（公開出願番号）：特開2000-311027
出願日： 1999年04月27日
公開日（公表日）： 2000年11月07日
要約：

【要約】【課題】 中央処理装置への割込み処理回路に関し、平常時には中央処理装置に最低速度のクロックを供給しており、割込み要求があった時には、割込みの優先度が高いほど中央処理装置に高速のクロックを供給する割込み処理回路を提供する。【解決手段】 発振器の出力と、該発振器の出力から生成した周波数が該発振器の出力の周波数とは異なり、パルス幅が該発振器の出力のパルス幅に等しい複数の信号とから、中央処理装置に供給される割込み信号によって、該割込み信号の優先度が高いほど高速の信号を1つ選択して、該中央処理装置にクロック信号として供給する。

請求項（抜粋）：

発振器の出力と、該発振器の出力から生成した周波数が該発振器の出力の周波数とは異なり、パルス幅が該発振器の出力のパルス幅に等しい複数の信号とから、中央処理装置に供給される割込み信号によって、該割込み信号の優先度が高いほど高速の信号を1つ選択して、該中央処理装置にクロック信号として供給することを特徴とする割込み処理回路。

IPC (3件)：

G06F 1/08 ,  G06F 1/04 301 ,  G06F 9/46 320

FI (3件)：

G06F 1/04 320 A ,  G06F 1/04 301 C ,  G06F 9/46 320 Z

Fターム (9件)：

5B079BA03 ,  5B079BB04 ,  5B079BC01 ,  5B079DD02 ,  5B079DD03 ,  5B079DD17 ,  5B098BB11 ,  5B098FF03 ,  5B098GA01