特許
J-GLOBAL ID：200903081119943782
不揮発性半導体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-009092
公開番号（公開出願番号）：特開平6-223588
出願日： 1993年01月22日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】昇圧回路を内蔵した不揮発性半導体メモリにおいてチップ面積の増大を最小限に抑えてかつ昇圧電圧の低下を防止しつつ、メモリセルの信頼性悪化を防止することを目的とする。【構成】昇圧動作を行う複数個の基本回路20が複数のグループに分割されており、一部のグループの各基本回路20には昇圧動作を行わせるためのクロック信号φ1、φ2が昇圧動作の開始直後から供給され、一部のグループの各基本回路20には上記クロック信号φ1、φ2が昇圧動作の開始後から所定時間が経過してから供給され、残りグループの各基本回路20にはさらに所定時間が経過してから上記クロック信号φ1、φ2が供給される。
請求項（抜粋）：
所定の電位が与えられる第1のノードと、上記第1のノードと第1のクロック信号が供給される第2のノードとの間に挿入される第1の容量と、上記第1のノードと第3のノードとの間に挿入され第1のノードの電位に応じて導通制御される第1のトランジスタと、上記第3のノードと上記第2のクロック信号が供給される第4のノードとの間に挿入される第2の容量と、上記第3のノードと出力電位を取り出す第5のノードとの間に挿入され第3のノードの電位に応じて導通制御される第2のトランジスタとで1個の基本回路を構成し、後段の基本回路の第1のノードを前段の基本回路の第5のノードに接続して複数個の基本回路を多段縦続接続し、上記複数個の基本回路を複数のグループに分割し、一部のグループの基本回路には昇圧動作の開始時から上記第1及び第2のクロック信号を供給し、他のグループの基本回路には昇圧動作が開始されてから所定時間が経過した後に上記第1及び第2のクロック信号を供給制御するクロック供給制御手段を設けたことを特徴とする不揮発性半導体メモリ。
IPC (2件)：
前のページに戻る
