特許

J-GLOBAL ID：200903081128664543

プロセッサ装置

発明者： 上田 岳 ,  小川 哲男
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-149355
公開番号（公開出願番号）：特開平5-342019
出願日： 1992年06月09日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 個々のタスク実行に要する時間が短く、該時間に比べて前記イベント発生時等でのOSの処理時間が無視できなくなるような場合での、当該プロセッサ装置全体での処理効率を向上する。【構成】 イベント発生フラグ20は、各タスクT1〜Tm がイベント発生の有無を読出し可能なフラグである。イベント発生受付手段10は、イベントE1〜En それぞれの発生時に、これに対応する前記イベント発生フラグ20をセットする。タスク切換手段14は、前記複数のタクスT1〜Tm を、それぞれのタスクT1〜Tm の実行権放棄毎に、予め定められた順序で順次ラン状態に切換える。前記イベント発生受付手段10や前記タスク切換手段14等のオペレーティングシステム側での処理を低減し、全体の処理効率を向上することができる。

請求項（抜粋）：

イベント発生等に伴って、ラン状態となるタスクを切換え、マルチタスキングを実現したプロセッサ装置において、各タスクがイベント発生の有無を読出し可能なイベント発生フラグを有する記憶手段と、イベント発生時には、これに対応する前記イベント発生フラグをセットするイベント発生受付手段と、前記複数のタスクを、それぞれのタスクの実行権放棄の毎に、予め定められた順序で順次ラン状態に切り換えるタスク切換手段とを備え、各タスクでの前記イベントに対応する処理は、それぞれのタスクで前記イベント発生フラグを確認しながら実行することを特徴とするプロセッサ装置。