特許

J-GLOBAL ID：200903081137149260

半導体装置の製造方法

発明者： 小瀧 浩
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-085427
公開番号（公開出願番号）：特開平5-291181
出願日： 1992年04月07日
公開日（公表日）： 1993年11月05日
要約：

【要約】 (修正有)【構成】 半導体基板101上に、多結晶シリコン膜102を堆積し、トランジスタのチャンネル領域となる領域の多結晶シリコン膜102を選択酸化し、HF系溶液で除去した後、ゲート酸化膜105、ゲート電極106を形成し、Ti金属を堆積してからRTAを行い、チタンシリサイド層110を形成し、未反応のTi金属を除去した後、As注入を行い、NH3雰囲気中で、RTAを行い、表面側をTiN膜111に、基板側をTiSi2膜に変える。【効果】 不純物注入を行う前にチタンシリサイド層を形成するため、層抵抗を下げることができる。基板表面を露出させる際にダメージを与えることが無く、多結晶シリコン膜と半導体基板の境界部は、バーズビーク形状により滑らかになり、電解集中が起こらずリーク電流が低減できる。

請求項（抜粋）：

高濃度不純物拡散領域上にシリサイド層が形成された領域を有する半導体装置の製造方法において、第1の急速加熱処理を行ってシリサイド層を形成した後、上記不純物を添加し、この後第2の急速加熱処理を行って上記不純物の活性化及びシリサイド層の安定化を行うことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/90 ,  H01L 21/336 ,  H01L 29/784