特許

J-GLOBAL ID：200903081172846900

半導体装置の製造方法

発明者： 野村 洋一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宇高 克己
公報種別：公開公報
出願番号（国際出願番号）：特願平10-235133
公開番号（公開出願番号）：特開2000-068186
出願日： 1998年08月21日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 現像均一性およびレジスト膜のマスクリニアリティ特性に優れた現像技術を提供し、優れた半導体装置を提供することである。【解決手段】 半導体基板上にレジスト膜を設ける成膜工程と、前記成膜工程後に、前記レジスト膜を所定のパターンで露光する露光工程と、前記露光工程後に、前記レジスト膜を現像する現像工程とを具備する半導体装置の製造方法であって、前記現像は前記半導体基板上のレジスト膜上に現像液を供給することにより行われ、前記現像液の供給は前記半導体基板上を移動するノズルを介してなされる。

請求項（抜粋）：

半導体基板上にレジスト膜を設ける成膜工程と、前記成膜工程後に、前記レジスト膜を所定のパターンで露光する露光工程と、前記露光工程後に、前記レジスト膜を現像する現像工程とを具備してなり、前記現像は前記半導体基板上のレジスト膜上に現像液を供給することにより行われ、前記現像液の供給は前記半導体基板上を移動するノズルを介してなされることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/027 ,  G03F 7/30 501

FI (2件)：

H01L 21/30 569 C ,  G03F 7/30 501

Fターム (10件)：

2H096AA25 ,  2H096BA11 ,  2H096EA05 ,  2H096GA01 ,  2H096GA09 ,  2H096GA31 ,  5F046CA08 ,  5F046LA04 ,  5F046LA12 ,  5F046LA14

引用特許：

審査官引用 (1件)

• レジスト現像方法およびレジスト現像装置
  公報種別：公開公報   出願番号：特願平8-094888   出願人：ソニー株式会社