特許

J-GLOBAL ID：200903081185895152

シリコン・ゲルマニウム(Si1-xGex)ゲート電極を有するMOSトランジスタを含むCMOS集積回路を備えた半導体装置とその製造方法

発明者： ユーリ、ポノマレフ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-560444
公開番号（公開出願番号）：特表2003-523630
出願日： 2001年02月12日
公開日（公表日）： 2003年08月05日
要約：

【要約】【課題】 シリコン基板1内に形成された半導体領域23、24、29,30を有するNMOSトランジスタとPMOSトランジスタを含むCMOS集積回路を備えた半導体装置を提供する。【解決手段】 ゲート領域29,30の位置において、基板表面3にはゲート酸化膜11が設けられ、その上にゲート電極16,17が形成される。PMOSトランジスタBのゲート電極17がp型ドープ多結晶シリコン層14内とこの多結晶シリコン層とゲート酸化膜との間に存在するp型ドープ多結晶シリコン-ゲルマニウム(Si<SB>1-x</SB>Ge<SB>x</SB>;0<x<1)層13内に形成される。NMOSトランジスタAのゲート電極16がゲルマニウムなしのn型ドープ多結晶シリコン層14内に形成される。CMOS集積回路は、p型ドープ多結晶シリコン-ゲルマニウム・ゲート電極を有するPMOSトランジスタと、n型ドープ多結晶シリコン・ゲート電極を有するNMOSトランジスタとの相乗効果を有する。

請求項（抜粋）：

シリコン基板内に表面と繋がるよう形成された半導体領域を有するNMOSトランジスタとPMOSトランジスタを含むCMOS集積回路を備えた半導体装置であって、 前記表面はゲート酸化膜を有し、この上に、前記トランジスタのゲート領域を形成する前記半導体領域のそれら領域にゲート電極が形成され、 前記PMOSトランジスタのゲート電極がp型ドープ多結晶シリコン層内と該多結晶シリコン層と前記ゲート酸化膜との間に存在するp型ドープ多結晶シリコン-ゲルマニウム(Si<SB>1-x</SB>Ge<SB>x</SB>;0<x<1)層内に形成され、 前記NMOSトランジスタのゲート電極がゲルマニウムなしのn型ドープ多結晶シリコン層内に形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/423 ,  H01L 29/49

FI (2件)：

H01L 27/08 321 D ,  H01L 29/58 G

Fターム (29件)：

4M104AA01 ,  4M104BB01 ,  4M104BB25 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD26 ,  4M104DD43 ,  4M104DD55 ,  4M104DD64 ,  4M104DD65 ,  4M104DD78 ,  4M104DD84 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AB03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB06 ,  5F048BB07 ,  5F048BB12 ,  5F048BB14 ,  5F048BB15 ,  5F048BE03 ,  5F048BG12