特許
J-GLOBAL ID：200903081205661030
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-219369
公開番号（公開出願番号）：特開平7-074186
出願日： 1993年09月03日
公開日（公表日）： 1995年03月17日
要約：
【要約】【目的】フォトレジスト膜に形成するリセス形成用開口部の両外側に近接してダミー開口部を設け、リセス形成時の過剰なサイドエッチを防止する。【構成】動作層2の上にフォトレジスト膜3を塗布してパターニングし、リセス形成用の開口部4aとその両外側に近接させたダミー開口部4bとを形成する。次に、このフォトレジスト膜3をマスクとして動作層2の表面をウェットエッチングしてリセスを形成することにより、フォトレジスト膜3の収縮応力による動作層2との密着性の低下を防ぎ、過剰なサイドエッチを防止する。
請求項（抜粋）：
半絶縁性半導体基板上に形成した動作層の上にフォトレジスト膜を塗布してパターニングし単一もしくは複数の並列するリセス形成用開口部と前記リセス形成用開口部の両外側に近接して配置したダミー開口部とを形成する工程と、前記フォトレジスト膜をマスクとして前記動作層の表面をウェットエッチングしリセスを形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/338
, H01L 29/812
H01L 29/80 F
, H01L 29/80 B
