特許

J-GLOBAL ID：200903081251877128

ベース・エミッタ構造の製造方法及びBiCOMS回路の製造方法

発明者： チー・クワン・ラウ ,  ドナルド・エル・パックウッド ,  チェン・シー・リン ,  アシヨク・カプール
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 長谷川 次男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-304734
公開番号（公開出願番号）：特開平5-315553
出願日： 1992年10月16日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】バイポーラ・トランジスタの性能が優れた簡単なBiCMOS回路の製造方法を提供する。【構成】ベース・エミッタ形成前にPMOSとNMOSを形成する。酸化物を堆積して、エミッタ・ウインドウをベース領域上に開け、ポリシリコンを全面堆積する。ポリシリコンをパターン化し、それをマスクにして酸化物をエッチする。

請求項（抜粋）：

後記(イ)及至(ヘ)を含むBiCMOS回路におけるベース・エミッタ構造の製造方法。(イ)PMOS,NMOSトランジスタ及びベース領域を有する半導体基板を用意するステップ,(ロ)前記半導体基板上に絶縁層を形成するステップ,(ハ)第1のマスクにより前記ベース領域上の前記絶縁層にウインドウをパターン化するステップ,(ニ)前記絶縁層と前記ウインドウの内部に導電性エミッタ層を形成するステップ,(ホ)第2のマスクを用いて前記エミッタ層の一部を除去して,前記ウインドウの内部のエミッタ層及びウインドウに隣接した前記エミッタ層を残留せしめるステップ,(ヘ)前記ウインドウに隣接した前記エミッタ層を用いる自己整合法により前記絶縁層の一部分を除去して前記エミッタ層の下にある前記絶縁層の一部分を残留せしめるステップ。