特許

J-GLOBAL ID：200903081267589882

電流制限機能付き出力回路

発明者： 室田 和明
出願人/特許権者： 富士通テン株式会社
代理人 (1件)： 石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-038215
公開番号（公開出願番号）：特開2001-223572
出願日： 2000年02月10日
公開日（公表日）： 2001年08月17日
要約：

【要約】【課題】 レギュレータ回路やハイサイドドライバ回路に適用される出力回路において、出力端子のショートや負荷の異常等による過電流状態でも、出力電流制限値を低くできる電流制限機能を有し、過電流から回路素子を保護する。【解決手段】 出力回路B1において、カレントミラー回路3 は電源11からミラー電流I1 とN・I1 を形成し、電流I1 を電流制御回路5 に、電流N・I1 を出力端子に供給する。電流制御回路4 は制御素子Q3と電流源14を有し、電流源14に流れる電流Ia を制御する。電圧制御回路5 は、電圧源12で駆動され出力端子と電流源14間に接続された制御素子Q2によって出力電圧を制御する。出力電圧が電圧源12より低くなると、制御素子Q2がオフとなって電流I2 を遮断する。出力が過電流状態になっても、出力電流はN・Ia に制限される。

請求項（抜粋）：

カレントミラー回路、電流制御回路及び電圧制御回路を有する電流制限機能付き出力回路であって、前記カレントミラー回路は、電源からの電流に基づいてミラー比が1:Nの第1電流と第2電流を形成し、前記第1電流は前記電流制御回路より供給されるとともに、前記第2電流を出力端子に供給し、前記電流制御回路は、第1電流制御素子と第1電流源を有し、前記第1電流制御素子によって前記第1電流源に流れる前記第1電流を制御し、前記電圧制御回路は、前記出力端子に接続され、出力電圧を制御する、電流制限機能付き出力回路。

IPC (3件)：

H03K 17/08 ,  G05F 3/26 ,  H03F 1/52

FI (3件)：

H03K 17/08 B ,  G05F 3/26 ,  H03F 1/52 Z

Fターム (38件)：

5H420NA17 ,  5H420NB02 ,  5H420NB24 ,  5H420NB26 ,  5H420NB36 ,  5H420NC03 ,  5H420NC26 ,  5H420NE15 ,  5J055AX26 ,  5J055AX64 ,  5J055BX18 ,  5J055DX03 ,  5J055EY01 ,  5J055EY17 ,  5J055EZ16 ,  5J055FX04 ,  5J055FX05 ,  5J055FX19 ,  5J055GX01 ,  5J055GX02 ,  5J091AA01 ,  5J091CA57 ,  5J091FA01 ,  5J091FA04 ,  5J091HA08 ,  5J091HA25 ,  5J091HA29 ,  5J091HA38 ,  5J091KA00 ,  5J091KA05 ,  5J091KA07 ,  5J091KA09 ,  5J091KA17 ,  5J091KA20 ,  5J091KA47 ,  5J091MA21 ,  5J091TA02 ,  5J091TA06