特許
J-GLOBAL ID:200903081275854250

レイアウト検証装置

発明者:
出願人/特許権者:
代理人 (1件): 高田 守
公報種別:公開公報
出願番号(国際出願番号):特願平5-128883
公開番号(公開出願番号):特開平6-337904
出願日: 1993年05月31日
公開日(公表日): 1994年12月06日
要約:
【要約】【目的】 プロセスおよびレイアウトデータの変更に対して寄生素子値の算出を容易にできるレイアウト検証装置を得る。【構成】 寄生素子値を寄生素子パラメータ11の関数で表現した寄生素子値関数を作成する寄生素子値関数作成部15、および寄生素子パラメータを寄生素子値関数に代入して寄生素子値を算出する寄生素子値算出部12を備えている。【効果】 効率の良いバックアノテーションが行える。
請求項(抜粋):
半導体集積回路のレイアウトデータをもとに抽出された各寄生素子に対して、寄生素子パラメータをもとに寄生的に発生する容量値,抵抗値等の寄生素子値を算出し、寄生素子を含んだ接続情報ファイル(ネットリスト)をもとにレイアウト検証を行うレイアウト検証装置において、上記寄生素子値を上記寄生素子パラメータの関数で表現した寄生素子値関数を作成する寄生素子値関数作成部、および上記寄生素子パラメータを上記寄生素子値関数に代入して寄生素子値を算出する寄生素子値算出部を備え、上記寄生素子パラメータの変更に対し、その変更に対応する寄生素子値の変更を容易に行えることを特徴とするレイアウト検証装置。

前のページに戻る