特許

J-GLOBAL ID：200903081291948630

半導体素子収納用パッケージおよび半導体装置

発明者： 上村 宗裕
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-392763
公開番号（公開出願番号）：特開2003-197800
出願日： 2001年12月25日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】 基体と枠体との間の熱応力による歪みを有効に緩和して、大量の熱を発生する半導体素子を長期に亘って信頼性良く収納し得るものとすること。【解決手段】 上面に半導体素子Bを載置する載置部1aが設けられた基体1と、基体1の上面に載置部1aを囲繞するように接合され、側部に入出力部3aが形成された枠体3とを具備しており、基体1と枠体3との間に、ヤング率が100〜120GPaで厚さが0.05〜0.5mmであり、帯状金属板の端面同士を向き合わせて成るとともに端面と主面との間の稜部に幅が0.01〜0.1mmの面取り部が形成された枠状部材2がロウ付けされている。

請求項（抜粋）：

上面に半導体素子を載置する載置部が設けられた基体と、該基体の上面に前記載置部を囲繞するように接合され、側部に入出力部が形成された枠体とを具備した半導体素子収納用パッケージにおいて、前記基体と前記枠体との間に、ヤング率が100〜120GPaで厚さが0.05〜0.5mmであり、帯状金属板の端面同士を向き合わせて成るとともに前記端面と主面との間の稜部に幅が0.01〜0.1mmの面取り部が形成された枠状部材がロウ付けされていることを特徴とする半導体素子収納用パッケージ。