特許

J-GLOBAL ID：200903081292296890

エミュレーションシステムのスケーリング

発明者： レブルスキィ,フレデリック ,  バルビエール,ジャン ,  レパペ,オリビエ
出願人/特許権者： メンター・グラフィクス・コーポレーション
代理人 (1件)： 伊東 忠彦
公報種別：公表公報
出願番号（国際出願番号）：特願2000-602888
公開番号（公開出願番号）：特表2002-538539
出願日： 2000年02月04日
公開日（公表日）： 2002年11月12日
要約：

【要約】スケーラブルなエミュレーションシステムが開示されている。エミュレーションシステムの基本的な実施の形態は回路設計の回路素子をエミュレートするための再構成のできる論理チップをもった多数の論理ボードを含んでいる。基本的な実施の形態はさらに少なくとも論理ボードに接続された多数の相互接続ボードを含んでいる。相互接続ボードの各々は、異なった論理ボードの論理チップを選択的に相互接続するために再構成できる相互接続チップを含んでいる。さらに、少なくとも相互接続ボードの各々のサブセットは、基本的な実施の形態の少なくとも1つあるいはそれ以上の実質的な複製を接続することによって、スケーリング・オリエンテーションの中の少なくとも1つあるいはそれ以上の選択されたエミュレーションシステムのスケーリングを容易にするための、多数の拡張用コネクタを含んでいる。

請求項（抜粋）：

(a)それぞれが回路設計の第1の複数の回路素子をエミュレートするために再構成できる第1の複数の論理チップを含む第1の複数の論理ボードと、 (b)前記第1の複数の論理ボードに対応して接続される第1の複数の相互接続ボードと、前記第1の複数の相互接続ボードと直交して接続される第2の複数の相互接続ボードとを有し、前記各々の第1の複数の相互接続ボードは、第1の複数の相互接続チップ含むと共に、前記各々の第2の複数の相互接続ボードは、第2の複数の相互接続チップを含み、さらに前記各々の第1および第2の複数の相互接続ボードの前記各々の第1および第2の複数の相互接続チップは、前記第1の複数の論理ボードの異なる前記論理チップを選択的に相互接続するために再構成でき、さらに前記各々の第2の複数の相互接続ボードは、拡張オリエンテーションの中の1つ又はそれ以上の選択されたエミュレーションシステムの拡張を容易にするための第1の複数の拡張用コネクタを含んでいるエミュレーションシステム。

IPC (2件)：

G06F 17/50 664 ,  G06F 11/22 330

FI (2件)：

G06F 17/50 664 P ,  G06F 11/22 330 D

Fターム (4件)：

5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5B048DD15

引用特許：

審査官引用 (5件)

• 大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置
  公報種別：公開公報   出願番号：特願平5-163908   出願人：クイツクターン・システムズ・インコーポレイテツド
• 特開平2-012343
  
• 特許第5907697号
  
• 特許第5903744号
  
• 特許第5574388号