特許

J-GLOBAL ID：200903081325889336

マスタースライスLSI

発明者： 米津 亮
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-303094
公開番号（公開出願番号）：特開平8-236734
出願日： 1987年03月18日
公開日（公表日）： 1996年09月13日
要約：

【要約】【課題】 RAMを含むマスタースライスLSIの集積度を向上し、RAMの高速動作を可能にすること。【解決手段】 能動素子を横方向に配列し、縦方向に配列される複数の活性領域の間に複数の配線専用領域を設け、横方向の長さがこの活性領域の横方向の長さよりも短いデコーダマクロセルとメモリ用マクロセルを有し、これらを縦方向の配線で接続して構成した小RAM25a,25bを複数設け、これらの小RAMを、横方向の長さが活性領域の横方向の長さを越えない範囲で横方向に複数並べて配置するようにした。

請求項（抜粋）：

それぞれが能動素子を横方向に配列してなり、縦方向に並列配列される複数の活性領域と、これら複数の活性領域の隣接する活性領域間に配置された複数の配線専用領域を有するチップ本体を備えるとともに、アドレスが入力される複数の入力端子を有し,ワード数に応じた複数の選択出力端子を有し、前記複数の活性領域のうちの1つの活性領域に設けられ、横方向の長さが前記活性領域の横方向の長さより短いデコーダマクロセルと、それぞれが前記複数の活性領域のうちの、前記デコーダマクロセルが設けられる活性領域とは別でかつ互いに異なる1つの活性領域に並列して設けられ、前記デコーダマクロセルの対応した選択出力端子からの出力を伝達するための縦方向に沿って延在する配線にそれぞれが接続される前記デコーダマクロセルの選択出力端子の数と同じ数のメモリ選択入力端子及びデータを出力するためのデータ出力端子とをそれぞれ有する、横方向の長さが前記活性領域の横方向の長さより短い複数のメモリ用マクロセルとを具備する集合体を複数備え、前記複数の集合体は、集合体単位で前記活性領域の横方向の長さを越えない範囲で、横方向に複数並べて配置されたことを特徴とするマスタースライスLSI。

IPC (6件)：

H01L 27/118 ,  G11C 11/41 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 461 ,  H03K 19/173

FI (5件)：

H01L 21/82 M ,  H01L 27/10 461 ,  H03K 19/173 ,  G11C 11/34 345 ,  H01L 27/04 A