歪みFinFETCMOSデバイス構造

発明者： , , ,
出願人/特許権者：
代理人 (3件)：坂口博 , 市位嘉宏 , 上野剛史
公報種別：公表公報
出願番号（国際出願番号）：特願2004-555236
公開番号（公開出願番号）：特表2006-507681
出願日： 2002年11月25日
公開日（公表日）： 2006年03月02日
要約：

【課題】移動度を高めたダブル・ゲートCMOSデバイス構造を提供すること。【解決手段】本発明によれば、半導体デバイス構造は、基板(1、2)上に配置されたPMOSデバイス(200)およびNMOSデバイス(300)を含み、このPMOSデバイスはこのPMOSデバイスの活性領域に応力を加える圧縮層(6)を含み、このNMOSデバイスはこのNMOSデバイスの活性領域に応力を加える引張り層(9)を含み、この圧縮層は第1の誘電体材料を含み、この引張り層は第2の誘電体材料を含み、これらのPMOSおよびNMOSデバイスはFinFETデバイス(200、300)である。

請求項（抜粋）：

基板1、2上に配置されたPMOSデバイス200およびNMOSデバイス300を含む半導体デバイス構造であって、前記PMOSデバイス200が、前記PMOSデバイスの活性領域3に応力を加える圧縮層6を含み、前記NMOSデバイス300が、前記NMOSデバイスの活性領域3に応力を加える引張り層9を含み、前記圧縮層が第1の誘電体材料6を含み、前記引張り層が第2の誘電体材料9を含み、前記PMOSおよびNMOSデバイスがFinFETデバイス200、300である半導体デバイス構造。

IPC (5件)：

H01L 29/786 , H01L 21/318 , H01L 27/08 , H01L 27/092 , H01L 21/823

FI (6件)：

H01L29/78 619A , H01L21/318 B , H01L27/08 331E , H01L27/08 321C , H01L29/78 613A , H01L29/78 618C

Fターム (59件)：

5F048AA08 , 5F048AC04 , 5F048BA16 , 5F048BB01 , 5F048BB11 , 5F048BC01 , 5F048BC05 , 5F048BD01 , 5F048BD04 , 5F048BD06 , 5F048BE08 , 5F048BF06 , 5F048BG07 , 5F048DA27 , 5F058AH10 , 5F058BD04 , 5F058BD09 , 5F058BF07 , 5F058BF23 , 5F058BF30 , 5F058BH12 , 5F058BJ04 , 5F110AA01 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE05 , 5F110EE14 , 5F110EE32 , 5F110EE41 , 5F110EE42 , 5F110FF01 , 5F110FF02 , 5F110FF04 , 5F110FF23 , 5F110FF26 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110HJ13 , 5F110HJ23 , 5F110HK05 , 5F110HK40 , 5F110HM14 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN05 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN28 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN36 , 5F110QQ08 , 5F110QQ19

引用特許：

出願人引用 (3件)

米国特許第6413802号
米国特許出願第2002/0063292号A1
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-076182 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

審査官引用 (1件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-076182 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

前のページに戻る