特許
J-GLOBAL ID:200903081344293479
制御回路
発明者:
,
,
出願人/特許権者:
代理人 (1件):
須田 正義
公報種別:公開公報
出願番号(国際出願番号):特願2001-160428
公開番号(公開出願番号):特開2002-353671
出願日: 2001年05月29日
公開日(公表日): 2002年12月06日
要約:
【要約】【課題】 部品点数を増大せずかつ比較的簡単な構造で、スイッチング素子の発する熱を放散するとともに、回路パターンの電気抵抗を低減する。【解決手段】 絶縁材料により形成された基板12の両面のいずれか一方又は双方に電気部品13が配設され、電気部品は複数のスイッチング素子16,17を含む。また基板の両面には回路パターン14が形成され、この回路パターンは基板を貫通するスルーホール12aを介して電気部品をそれぞれ電気的に接続される。本発明の特徴ある構成は、上記複数のスイッチング素子間の距離が1cm以上であるところにある。また電気部品が配設された後の露出する基板の両面の表面積を100%とするとき、回路パターンの表面積が40%以上となるように、上記露出する基板の両面に回路パターンが形成される。
請求項(抜粋):
絶縁材料により形成された基板(12)と、前記基板(12)の両面のいずれか一方又は双方に配設され複数のスイッチング素子(16,17)を含む電気部品(13)と、前記基板(12)の両面に形成され前記基板(12)を貫通するスルーホール(12a)を介して前記電気部品(13)をそれぞれ電気的に接続する回路パターン(14)とを備えた制御回路において、前記複数のスイッチング素子(16,17)間の距離が1cm以上であることを特徴とする制御回路。
IPC (2件):
FI (2件):
H05K 7/20 C
, H05K 1/02 Q
Fターム (14件):
5E322AA11
, 5E322EA10
, 5E322EA11
, 5E338AA02
, 5E338AA16
, 5E338AA18
, 5E338BB02
, 5E338BB13
, 5E338BB25
, 5E338BB75
, 5E338CC01
, 5E338CC08
, 5E338CD11
, 5E338EE02
前のページに戻る