特許

J-GLOBAL ID：200903081378278320

論理集積回路の論理機能試験データを物理的表現にマッピングするためのIC試験ソフトウェア・システム

発明者： ショーン・スミス ,  ハリ・バラチャンドラン ,  ジェイソン・パーカー ,  ステファニー・ワッツ・バトラー
出願人/特許権者： ナイツ・テクノロジー・インコーポレーテッド ,  テキサス・インストゥルメンツ・インコーポレーテッド
代理人 (1件)： 志賀 正武 (外7名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-583043
公開番号（公開出願番号）：特表2002-530659
出願日： 1999年11月12日
公開日（公表日）： 2002年09月17日
要約：

【要約】本発明は、半導体集積回路の試験の際に自動的に欠陥のある場所を発見するための方法であって、一般化した故障データを入手するために前記集積回路を試験するステップと、回路解析ツールに一般化した故障データを入力するステップと、回路解析から第一の位置発見に関するほぼ確実な欠陥データを入手するステップと、二番目の位置発見に関するほぼ確実な欠陥データを入手するために前記集積回路のインライン検査を行うステップと、前記第一および第二の位置発見に関するほぼ確実な欠陥データを相互に関連づけるステップとを含むことを特徴とする。

請求項（抜粋）：

半導体集積回路の試験の際に自動的に欠陥のある場所を発見するための方法であって、 一般化した故障データを入手するために前記集積回路を試験するステップと、 一般化した故障データを回路解析ツールに入力するステップと、 第一の位置発見に関するほぼ確実な欠陥データを回路解析から入手するステップと、 二番目の位置発見に関するほぼ確実な欠陥データを入手するために前記集積回路のインライン検査を行うステップと、 前記第一および第二の位置発見に関するほぼ確実な欠陥データを相互に関連づけるステップとを含む方法。

IPC (3件)：

G01R 31/317 ,  G01R 31/28 ,  H01L 21/66

FI (5件)：

H01L 21/66 A ,  G01R 31/28 A ,  G01R 31/28 H ,  G01R 31/28 V ,  G01R 31/28 F

Fターム (9件)：

2G132AA01 ,  2G132AB01 ,  2G132AC09 ,  2G132AK07 ,  2G132AL12 ,  4M106AA01 ,  4M106DA15 ,  4M106DJ21 ,  4M106DJ23

引用特許：

審査官引用 (3件)

• 歩留まり解析方法及びその装置
  公報種別：公開公報   出願番号：特願平9-004890   出願人：株式会社東芝
• LSI用不良解析装置
  公報種別：公開公報   出願番号：特願平8-250341   出願人：株式会社アドバンテスト, 株式会社東芝
• 特開平2-044269