特許
J-GLOBAL ID：200903081395878820
オートイレーズ制御方法およびその制御回路と半導体記憶装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-025408
公開番号（公開出願番号）：特開2000-222888
出願日： 1999年02月02日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 オートイレーズを行う際のメモリトランジスタのしきい値のバラツキの発生、メモリトランジスタの性能の劣化を防止することである。【解決手段】 不揮発性記憶素子のオートイレーズを実行する番地のリード動作を行うリードステップと、該リードステップで読み出したリード結果を格納するリード結果格納ステップと、該リード結果格納ステップで格納した前記リード結果の反転データをもとに、オートイレーズを行う際の書き込みを制御し、前記不揮発性記憶素子のしきい値のバラツキの発生を抑え、前記不揮発性記憶素子の全ビットにLowデータが書き込まれている状態にする書込ステップとを備える。
請求項（抜粋）：
電気的に書き込み、消去可能な不揮発性記憶素子のオートイレーズ制御方法において、前記不揮発性記憶素子のオートイレーズを実行する番地のリード動作を行うリードステップと、該リードステップで読み出したリード結果を格納するリード結果格納ステップと、該リード結果格納ステップで格納した前記リード結果の反転データをもとに、オートイレーズを行う際の書き込みを制御し、前記不揮発性記憶素子のしきい値のバラツキの発生を抑え、前記不揮発性記憶素子の全ビットにLowデータが書き込まれている状態にする書込ステップと、該書込ステップの実行後、前記全ビットに対し一括して消去を行う消去ステップと、該消去ステップの終了後、前記全ビットに対しベリファイを実行するベリファイステップとを備えたことを特徴とするオートイレーズ制御方法。
Fターム (9件)：
5B025AA00
, 5B025AB00
, 5B025AC01
, 5B025AD01
, 5B025AD04
, 5B025AD05
, 5B025AD06
, 5B025AD08
, 5B025AE08
