特許
J-GLOBAL ID：200903081398338966
半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-169914
公開番号（公開出願番号）：特開平11-016973
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】不良が多数発生する半導体装置処理工程を早期に把握し、半導体装置の高歩留り製造を実現する。【解決手段】各半導体ウェハの異物有りチップ数と異物有りチップ内歩留りの関係をプロットし、得られる近似曲線の相関係数を求める。次にステップ62で近似曲線の相関係数は予め設定した管理値を越えているかどうかを確認し、管理値を越えている場合はステップ63にて相関性有り告知情報を生成する。
請求項（抜粋）：
複数の処理工程からなる半導体装置の製造ラインにおいて、所定の処理工程を経た半導体装置を検出方式の異なる複数の検査装置を用いて特定品種の半導体装置を常時抜き取りまたは全数検査した直後に、前記複数の検査装置で検出された不良(付着異物,外観欠陥,ビット不良等)箇所の多い半導体装置上の一部の領域(10チップ以上)について、その後の処理工程に影響を与えない微小電流,電圧を印加して断線,ショートを感知する簡易プローブ検査を実施し、前記複数の検査装置で検出された検査結果と前記簡易プローブ検査結果の相関度比較を行って、最終プローブ検査で致命不良が多数発生する可能性の高い処理工程を早期に特定し、前記工程のプロセス条件の再調整を行うことを特徴とする半導体装置製造方法。
FI (2件)：
H01L 21/66 Z
, H01L 21/66 J
