特許

J-GLOBAL ID：200903081437294513

半導体装置の実装構造及び実装方法

発明者： 込山 忠
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269387
公開番号（公開出願番号）：特開2001-094021
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】熱膨張率が違うための応力によるクラックを防ぎ、かつ、不良パッケージの交換実装が容易に行える半導体装置の実装構造及び実装方法を提供する。【解決手段】ICチップ12における外部接続用の複数の突起電極(はんだバンプ)13は、フレキシブルな第1、第2中間接続層14,15の導電パターン141、端子電極142、導電パターン151、端子電極152を介して回路基板11と電気的に接続される。ICチップ12が不良の場合、端子電極部142付きのICチップ12が搭載された第1中間接続層14を一つのブロックとして第2中間接続層15の端子電極部142による接続領域ごとカットし、新しい良品の端子電極部142付きのICチップ12が搭載された第1中間接続層14のブロックを第2中間接続層15に端子電極部142を介して接続する。

請求項（抜粋）：

半導体チップの突起電極部と、回路基板の電極パターン部とが電気的に接続される実装構造に関し、主表面において前記半導体チップの突起電極部が接続される第1の導電パターンが形成され、少なくとも前記半導体チップの横方向に延在するフレキシブルな第1中間接続層と、主表面において第2の導電パターンが形成され、裏面側においてこの第2の導電パターンの所定部位と前記回路基板とが接続されるための第1の端子電極部が形成されたフレキシブルな第2中間接続層と、前記第1中間接続層の横方向に延在した主表面に対する裏面側において形成され、前記第1の導電パターンの所定部位と対応する前記第2中間接続層の第2の導電パターンが接続されるための第2の端子電極部と、を具備したことを特徴とする半導体装置の実装構造。

IPC (3件)：

H01L 23/32 ,  H01L 23/12 ,  H05K 1/18

FI (4件)：

H01L 23/32 D ,  H05K 1/18 L ,  H05K 1/18 U ,  H01L 23/12 L

Fターム (17件)：

5E336AA04 ,  5E336AA09 ,  5E336BB01 ,  5E336BB02 ,  5E336BB03 ,  5E336BB12 ,  5E336BB16 ,  5E336BC15 ,  5E336BC31 ,  5E336BC34 ,  5E336CC32 ,  5E336CC36 ,  5E336DD12 ,  5E336EE03 ,  5E336EE05 ,  5E336GG01 ,  5E336GG23