復調器で算術演算を実施する回路

発明者： ,
出願人/特許権者：
代理人 (1件)：大貫進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-127632
公開番号（公開出願番号）：特開平8-307157
出願日： 1996年04月25日
公開日（公表日）： 1996年11月22日
要約：

【要約】【課題】復調器で算術演算を実施する回路が提供される。【解決手段】同相信号I(n)とクワッドラチャ信号Q(n)からラジアス値と位相値を決定する回路10は、好適にはCORDICアルゴリズムを使用して、初期の同相信号とクワッドラチャ信号に基づき、位相値とラジアス値を繰り返し概算する。回路10は、多重タスク演算装置50,メモリ20およびコントローラ30を含む。多重タスク演算装置は、レジスタ12,14,16,マルチプレクサ18,22,シフト・レジスタ24,25および加算器26を含み、各種の算術演算を実施する。回路10はさらに、ラジアス値と位相値の種々の時間点における解を格納するダイナミック・メモリ32を含み、これらの解は、ラジアス値と位相値のフィルタリングにその後使用される。

請求項（抜粋）：

同相信号およびクワッドラチャ信号からラジアス値および位相値を決定する回路(10)であって:同相レジスタ(12);クワッドラチャ・レジスタ(14);角レジスタ(16);前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14)および前記角レジスタ(16)と動作的に結合された第1マルチプレクサ(18);位相分割情報を格納するメモリ(20);前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14)および前記メモリ(20)と動作的に結合される第2マルチプレクサ(22);前記第2マルチプレクサ(22)と動作的に結合されるシフト・レジスタ(24)であって、前記シフト・レジスタ(24)は乗算演算の少なくとも一部分を実施するシフト・レジスタ(24);前記シフト・レジスタ(24)および前記第1マルチプレクサ(18)と動作的に結合される加算器(26);前記加算器(26),前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14),および前記角レジスタ(16)と動作的に結合される累算器レジスタ(28);および、前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14),前記角レジスタ(16),前記第1マルチプレクサ(18),前記第2マルチプレクサ(22),前記シフト・レジスタ(24),前記加算器(26),前記累算器レジスタ(28),および前記メモリ(20)に制御信号を与えるコントローラ(30)であって、前記制御信号に基づき、前記ラジアス値および前記位相値が、前記同相信号および前記クワッドラチャ信号に基づいて、前記ラジアス値および前記位相値を繰り返し概算することにより、前記同相信号および前記クワッドラチャ信号から決定されるコントローラ(30);によって構成されることを特徴とする回路。

IPC (4件)：

H03D 5/00 , H03D 1/00 , H03D 3/00 , H03D 3/06

FI (4件)：

H03D 5/00 A , H03D 1/00 A , H03D 3/00 A , H03D 3/06 B

前のページに戻る