特許
J-GLOBAL ID：200903081516143911
基準電圧発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-215535
公開番号（公開出願番号）：特開平7-073670
出願日： 1993年08月31日
公開日（公表日）： 1995年03月17日
要約：
【要約】【目的】安定した基準電圧を得ることができ、しかも、製造プロセスの増加を招くことなく、MOS集積回路に内蔵することができ、かつ、消費電流の低減化を図ることができるようにする。【構成】nMOSトランジスタ39のドレイン(ノード43)に得られる基準電圧Vrefをソースホロア回路40を介してフィードバック制御する。
請求項（抜粋）：
一端を非安定化電圧を供給する非安定化電圧線に接続された負荷手段と、ドレインを前記負荷手段の他端に接続され、ソースを接地されたエンハンスメント形のnチャネル絶縁ゲート形電界効果トランジスタと、絶縁ゲート形電界効果トランジスタを駆動素子とし、入力端を前記nチャネル絶縁ゲート形電界効果トランジスタのドレインに接続され、出力端を前記nチャネル絶縁ゲート形電界効果トランジスタのゲートに接続されたソースホロア回路とを備え、前記nチャネル絶縁ゲート形電界効果トランジスタのドレインに基準電圧を得るようにされていることを特徴とする基準電圧発生回路。
IPC (5件)：
G11C 11/407
, G05F 3/24
, H03F 1/02
, H03G 3/20
, H03K 19/00
