特許
J-GLOBAL ID：200903081533649616
LSIの遅延自動調整機構
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-257855
公開番号（公開出願番号）：特開平6-110575
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】複数のLSI間でクロックに同期して信号を受け渡しするデジタル回路において、LSIの製造ばらつきや動作環境の変動によって動作速度がばらついても、ホールドタイムを保証しながら動作クロックを下げずに動作させる。【構成】信号生成部1の出力であるクロック同期信号101を、信号受信部2のホールドタイムを満たすように遅延調整回路3で遅らせるが、遅延測定回路4によって間接的に信号生成部1の遅延時間を測定し、その結果で遅延調整回路3の遅延時間を調整する。
請求項（抜粋）：
複数のLSI間でクロックに同期して信号を受け渡しするデジタル回路において、信号を送出するLSI内にそのLSIの動作速度を測定する手段と、前記測定手段で測定した結果により、前記信号を遅れさせるか否かを調整する手段を備える事を特徴としたLSIの遅延自動調整機構。
IPC (2件)：
引用特許：
前のページに戻る
