特許
J-GLOBAL ID:200903081533675366

半導体薄膜形成方法及び薄膜半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-098501
公開番号(公開出願番号):特開2002-299235
出願日: 2001年03月30日
公開日(公表日): 2002年10月11日
要約:
【要約】【課題】 レーザー等による結晶化の手段を用いずに、例えば高密度プラズマ等で低温で結晶性のシリコン膜を形成する場合、基体と形成した結晶性のシリコン膜との間に、遷移層が存在し、薄膜半導体素子の特性・信頼性や生産性を下げる。【解決手段】 基体の表面もしくはその近傍に、半導体を構成する元素を主成分とする層あるいは薄膜を、予め別の装置あるいは結晶性の半導体膜を形成する同一の装置内で形成した後、前記半導体を構成する元素を主成分とする層あるいは薄膜をエッチングしながら結晶核を発生させる工程,前記半導体を構成する元素を主成分とする層あるいは薄膜に生じた結晶核を成長させる工程,結晶性の半導体膜を成長させる工程を同一装置内で行い、結晶性の半導体薄膜を形成させる。
請求項(抜粋):
基体の表面もしくはその近傍に、半導体を構成する元素を主成分とする層あるいは薄膜を予め形成した後、同一真空装置内で、前記半導体を構成する元素を主成分とする層あるいは薄膜をエッチングしながら結晶核を発生させる工程,前記半導体を構成する元素を主成分とする層あるいは薄膜に生じた結晶核を成長させる工程,結晶性の半導体膜を成長させる工程を経て、結晶性の半導体薄膜を形成させることを特徴とする半導体薄膜の形成方法。
IPC (5件):
H01L 21/20 ,  C23C 16/24 ,  G02F 1/1368 ,  H01L 29/786 ,  H01L 21/336
FI (5件):
H01L 21/20 ,  C23C 16/24 ,  G02F 1/1368 ,  H01L 29/78 618 A ,  H01L 29/78 618 F
Fターム (81件):
2H092JA24 ,  2H092KA04 ,  2H092MA08 ,  2H092MA17 ,  2H092MA28 ,  2H092MA37 ,  2H092NA22 ,  4K030AA06 ,  4K030AA17 ,  4K030BA29 ,  4K030BB04 ,  4K030CA06 ,  4K030DA04 ,  4K030FA01 ,  4K030JA01 ,  4K030JA10 ,  4K030LA11 ,  5F052AA11 ,  5F052DA01 ,  5F052DA02 ,  5F052DA10 ,  5F052DB03 ,  5F052DB04 ,  5F052DB07 ,  5F052EA11 ,  5F052EA15 ,  5F052FA07 ,  5F052HA06 ,  5F052JA01 ,  5F110AA17 ,  5F110AA30 ,  5F110BB01 ,  5F110CC02 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF22 ,  5F110FF25 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF32 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG33 ,  5F110GG34 ,  5F110GG42 ,  5F110GG43 ,  5F110GG45 ,  5F110GG57 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK22 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN34 ,  5F110NN35 ,  5F110QQ09 ,  5F110QQ11

前のページに戻る