特許

J-GLOBAL ID：200903081548123521

半導体集積回路

発明者： 尾崎 英晴
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-163655
公開番号（公開出願番号）：特開平5-333103
出願日： 1992年05月29日
公開日（公表日）： 1993年12月17日
要約：

【要約】【目的】 スキャンパステストを実行するテスト装置のメモリ容量を小さくすることのできる半導体集積回路を提供する。【構成】 シフトレジスタの初段のフリップフロップ回路F0のデータ入力端子に、セレクト信号SL により制御されるセレクタS0を接続し、セレクタS0の一方の入力端子にスキャンパス入力信号SIN、他方の入力端子にシフトレジスタの最終段のフリップフロップFkの出力信号を入力する。フリップフロップF1〜Fkの前段には、一方の入力端子に前段のフリップフロップの出力信号が入力され、他方の入力端子に組み合わせ回路1の出力信号が入力され、セレクト信号SMCで制御されるセレクタをそれぞれ接続する。

請求項（抜粋）：

内部に存在する複数のフリップフロップを縦続接続してシフトレジスタとして動作させるスキャンパステスト回路を構成することが可能な半導体集積回路において、前記スキャンパスを構成するシフトレジスタの初段のフリップフロップの前に、該フリップフロップへのデータ入力信号を、前記シフトレジスタ回路の最終段のフリップフロップの出力信号またはスキャンパステスト入力信号のいずれかに切り替えることのできるセレクタを接続したことを特徴とする半導体集積回路。