特許

J-GLOBAL ID：200903081552802530

アレイ型半導体素子の実装方法

発明者： 請地 光雄
出願人/特許権者： 日本航空電子工業株式会社
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-101286
公開番号（公開出願番号）：特開平8-293644
出願日： 1995年04月25日
公開日（公表日）： 1996年11月05日
要約：

【要約】【目的】 アレイ型半導体素子を高精度に位置合わせするアレイ型半導体素子の実装方法を提供する。【構成】 フリップチップボンディングするアレイ型半導体素子の実装方法において、電気接続されるべき電極3の数をNとして(N+2)個以上の電極を含みアレイ型半導体素子1を半導体ウェハから切り出し作製し、両端の1個以上の電極2は基板6に対する位置合わせ用電極として使用するアレイ型半導体素子の実装方法。

請求項（抜粋）：

フリップチップボンディングするアレイ型半導体素子の実装方法において、電気接続されるべき電極数をNとして(N+2)個以上の電極を含みアレイ型半導体素子を半導体ウェハから切り出し作製し、両端の1個以上の電極は基板に対する位置合わせ用電極として使用することを特徴とするアレイ型半導体素子の実装方法。

IPC (3件)：

H01S 3/18 ,  H01L 33/00 ,  H01S 3/25

FI (3件)：

H01S 3/18 ,  H01L 33/00 N ,  H01S 3/23 S