特許

J-GLOBAL ID：200903081556633482

配線基板

発明者： 田中 正則
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-039055
公開番号（公開出願番号）：特開平9-214079
出願日： 1996年02月02日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 半導体素子を容易に精度良く実装することができる配線基板を提供する。【解決手段】 配線基板10の表面に複数の電極12が形成されている。配線基板10の表面には、また、半導体素子の実装位置を示すための4個の位置決めマーク13が形成されている。各位置決めマーク13は、実装領域20内の四隅に対してそれぞれ設けられている。各位置決めマーク13の外側の各辺は実装領域20の各辺にそれぞれ対応している。半導体素子を実装する際には、各位置決めマーク13が全て見えないように半導体素子を位置決めすれば正しく実装することができる。

請求項（抜粋）：

表面に設けられた実装領域に位置決めすることにより半導体素子が実装される配線基板であって、前記実装領域に関連して設けられ、前記半導体素子の各辺との相対的な位置関係により前記半導体素子の前記実装領域に対する位置決めの目印となる少なくとも1つの位置決めマークを有することを特徴とする配線基板。