特許
J-GLOBAL ID：200903081561162749
データ処理装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平4-137956
公開番号（公開出願番号）：特開平5-307519
出願日： 1992年04月30日
公開日（公表日）： 1993年11月19日
要約：
【要約】【目的】 本発明の目的は、論理的・物理的な規模の増加を最小限としつつ、多種のメモリまたは入出力回路を容易に接続できるマイクロコンピュータのようなデータ処理装置を提供することにある。【構成】 マイクロコンピュータ100がサポートするアドレス空間を複数の領域例えば8個のに分割し、分割された領域のアドレスが選択されることを示すエリア選択信号ES0〜ES7を外部に出力可能にする。バス制御装置6は、分割された領域毎に、バス幅、バスサイクル数、ウェイト制御装置の許可を設定可能な各種レジスタを備える。マイクロコンピュータの外部には、前記バス幅やバスサイクル数の設定に従って、データの入出力ビット数やアクセスタイムの異なる種々のメモリあるいは入出力回路が接続されて、マイクロコンピュータシステムが構成される。
請求項（抜粋）：
バスサイクルの起動主体となり得るバスマスタ手段と、前記バスマスタ手段によってアクセス可能なアドレス空間を複数の領域に分割し、前記分割された領域のアドレスが選択されることを前記領域毎に示すエリア選択信号を形成する手段と、前記エリア選択信号を外部に出力する出力手段と、前記分割された領域に対してデータバス幅を指定する手段と、を含んで成るデータ処理装置。
IPC (3件)：
G06F 13/36 320
, G06F 13/42 350
, G06F 15/78 510
