特許
J-GLOBAL ID：200903081572682086
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-043351
公開番号（公開出願番号）：特開2005-236035
出願日： 2004年02月19日
公開日（公表日）： 2005年09月02日
要約：
【課題】 半導体装置を小型化する。【解決手段】 半導体装置100は、基材200上に導電被膜118を形成し、その上に絶縁樹脂膜106を形成する工程と、絶縁樹脂膜106にビアプラグ110を形成する工程と、を順次所定回数繰り返して積層体を形成する工程と、積層体から基材200を除去する工程と、積層体を反転させ、積層体の基材200を除去した面(導電被膜118)に、半導体素子120aおよび受動素子120bを配置する工程と、により製造される。【選択図】 図1
請求項（抜粋）：
基材上に、絶縁樹脂膜を形成する工程と、前記絶縁樹脂膜にビアプラグを形成する工程と、を順次繰り返して積層体を形成する工程と、
前記積層体から前記基材を除去する工程と、
前記積層体の前記基材を除去した面に、素子を配置する工程と、
を含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
